Desarrollo de un módulo I2C con mecanismos de tolerancia a fallas en FPGA

dc.carrera.ingenieria	Ingeniería eléctrica y electrónica	es_ES
dc.contributor.author	Saint Martin Robles, Guillermo Raúl
dc.date.accessioned	2023-08-16T16:17:26Z
dc.date.available	2023-08-16T16:17:26Z
dc.date.issued	2023-07-28
dc.description.abstract	Se presenta el desarrollo de un módulo de comunicación por protocolo I2C descrito en VHDL, utilizando distintas técnicas de diseño digital al más bajo nivel para obtener la mayor eficiencia en componentes para posteriormente implementar mecanismos de tolerancia a fallas en FPGA.	es_ES
dc.director.trabajoescrito	De la Rosa Nieves, Saúl
dc.identifier.uri	http://www.ptolomeo.unam.mx:8080/xmlui/handle/RepoFi/18567
dc.language.iso	es	es_ES
dc.subject	Tolerancia a fallas	es_ES
dc.subject	Electrónica	es_ES
dc.subject	Hardware	es_ES
dc.subject	Protocolo I2C	es_ES
dc.subject	Tecnología FPGA	es_ES
dc.subject	Sistemas digitales	es_ES
dc.title	Desarrollo de un módulo I2C con mecanismos de tolerancia a fallas en FPGA	es_ES
dc.type	Tesis	es_ES