Desarrollo de un módulo I2C con mecanismos de tolerancia a fallas en FPGA

Abstract

Se presenta el desarrollo de un módulo de comunicación por protocolo I2C descrito en VHDL, utilizando distintas técnicas de diseño digital al más bajo nivel para obtener la mayor eficiencia en componentes para posteriormente implementar mecanismos de tolerancia a fallas en FPGA.