Simular en VHDL la implementación de algoritmos FEC en dispositivos programables reconfigurables

Simple item page
dc.carrera.ingenieriaIngeniería eléctrica y electrónicaes_ES
dc.contributor.authorSerralde Medina, Fernando
dc.date.accessioned2014-06-26T19:41:04Z
dc.date.available2014-06-26T19:41:04Z
dc.date.issued2014-06-26
dc.descriptionSimular en VHDL la implementación de algoritmos FEC en dispositivos programables reconfigurableses_ES
dc.description.abstractSimular en VHDL la implementación de algoritmos FEC en dispositivos programables reconfigurableses_ES
dc.director.trabajoescritoSolórzano Palomares, Juan Fernando
dc.identifier.urihttp://132.248.52.100:8080/xmlui/handle/132.248.52.100/4010
dc.language.isoeses_ES
dc.subjectSimular en VHDL la implementación de algoritmos FEC en dispositivos programables reconfigurableses_ES
dc.titleSimular en VHDL la implementación de algoritmos FEC en dispositivos programables reconfigurableses_ES
dc.typeTesises_ES

Files

Original bundle

Now showing 1 - 1 of 1
Thumbnail Image
Name:
Tesis_fer.pdf
Size:
2.39 MB
Format:
Adobe Portable Document Format
Description:
TESIS
Download

License bundle

Now showing 1 - 1 of 1
Thumbnail Image
Name:
license.txt
Size:
59 B
Format:
Item-specific license agreed upon to submission
Description:
Download

Collections

Tesis 2013