Simular en VHDL la implementación de algoritmos FEC en dispositivos programables reconfigurables

Thumbnail Image

Files

Tesis_fer.pdf (2.39 MB)

Date

2014-06-26

Authors

Journal Title

Journal ISSN

Volume Title

Publisher

Abstract

Simular en VHDL la implementación de algoritmos FEC en dispositivos programables reconfigurables

Description

Simular en VHDL la implementación de algoritmos FEC en dispositivos programables reconfigurables

Keywords

Simular en VHDL la implementación de algoritmos FEC en dispositivos programables reconfigurables

Citation

URI

http://132.248.52.100:8080/xmlui/handle/132.248.52.100/4010

Collections

Tesis 2013

Endorsement

Review

Supplemented By

Referenced By