Diseño de una computadora de a bordo en un FPGA para un sistema de percepción remota de imágenes de un satélite bajo el estándar CubeSat
Loading...
Date
Authors
Journal Title
Journal ISSN
Volume Title
Publisher
Abstract
Tesis de licenciatura como requisito de titulacion. Desarrollo de una computadora embebida en FPGA usando bloques IP, que incluye una interfaz para conectar un sensor de imagen CMOS y un controlador para memoria SDRAM DDR3.
Description
Se presenta el diseño de una computadora en un FPGA con capacidad para almacenar imágenes provenientes de un sensor de imagen CMOS y que incluya las interfaces necesarias para comunicarse con la computadora principal de un satélite del estándar CubeSat, empleando para ello bloques IP y un procesador soft. Se emplea una memoria
SDRAM DDR3 con su respectivo controlador como medio de almacenamiento por sus características en cuanto a velocidad de transferencia y su relación en capacidad de almacenamiento/costo.